Les bits du registre source (snd) sont décalés en direction des bits de poids faible. La position du décalage est indiquée par
Les bits de poids fort sont répliqués, afin de préserver le signe des nombres en complément à 2. Le décalage logique (SHR) met les bits de poids fort à 0.
Supposons que le registre R1 est chargé avec la valeur 0110110110110110b, soit 28086 en décimal. L'opération de décalage signée peut être écrite ainsi
mov 0110110110110110b r1 sar 2 r128086/4=7021, ce qui correspond au résultat binaire 0001101101101101b.
Contrairement à SHR cette instruction préserve le bit de signe si on travaille avec des nombres entiers signés. Par exemple avec la valeur 1101101101101101b, qui correspond à -9363, le décalage signé donne ce résultat :