Soustrait la première opérande (le registre snd) de la deuxième opérande (soit si4 ou imm16). Change le bit de retenue selon le résultat : à 1 si une retenue signée s'est produite, à 0 sinon.
En interne, cela utilise le mécanisme de l'instruction SUB mais aucun résultat n'est écrit dans le banc de registres.
L'instruction CMPU est identique mais effectue une comparaison non signée.