Cette page est automatiquement générée par du code JavaScript, à partir des définitions contenues dans les fichiers du répertoire core-js.
Sauf mention contraire dans les flags, ces opcodes supportent les quatre formes :
* registres Court (RR)
* registre et Immédiat Court (iR sur 4 bits)
* registres et Immédiat Long (IRRsur 16 bits)
* étendu : 3 registres (RRR)
avec exécution conditionnelle (RRRRc) et incrémentation.
Consultez le document forms pour une description détaillée de la structure des mots d'instructions.
Légende : Préliminaire, Optionnel
Les formes d'instruction reflètent la sémantique de chaque instruction. Elles sont utilisées par l'assembleur pour les encoder.
Les flags contiennent des informations supplémentaires utilisées par l'assembleur pour encoder correctement les instructions en mot binaire.