Veuillez consulter cette page à partir de l'interface principale.
version 2011-09-20

SHR : décalage logique à droite (division non signée par une puissance de 2)

Les bits du registre source (snd) sont décalés en direction des bits de poids faible. La position du décalage est indiquée par

Les bits de poids fort sont mis à 0, alors que le décalage arithmétique (SAR) recopie la valeur du bit de poids fort original pour préserver le signe des nombres en complément à 2.