Veuillez consulter cette page à partir de l'interface principale.
version 2011-09-20

SHL : Décalage logique à gauche (multiplication par une puissance de 2)

Les bits du registre source (snd) sont décalés en direction des bits de poids fort. La position du décalage est indiquée par

Les bits de poids faible sont mis à 0.